PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-057969

(43) Date of publication of application: 10.05.1979

(51)Int.CI.

H01L 29/80

H01L 29/06

(21)Application number : 52-124825

(71)Applicant: SONY CORP

(22)Date of filing:

18.10.1977

(72)Inventor: WATANABE SEIICHI

(54) ELECTRIC FIELD EFFECT TRANSISTOR

(57) Abstract:

PURPOSE: To produce a FET superior in high-frequency characteristic by providing an intrinsic or high-resistance semiconductor layer between a N-type channel and a P-type gate and depleting all channel layers in case of zero voltage across the gate and the source. CONSTITUTION: Intrinsic or high-resistance N- epi-layer 21 is provided on P++ layer 20, and ions are implanted by using an oxide mask having thin film part 22a to form selectively P+ layer 23. Separately, an aperture is provided in film 22 to diffuse N+ layer 24. After that, large aperture 22c is provided to diffuse selectively N+ layer 24, and one side of diffusion is linked with layer 24. Next, mask 22 is removed, and layer 26 similar to layer 21 is formed epitaxially and is covered with oxide film 27. Apertures are selectively provided in film 27 to provide N+ layers 28 and 29 and P+ layer 30 which reach the edge of layers 24 and 25, and electrode SDG is formed respectively. By this constitution, the figure of merit of a Schottky barrier gate—type FET is enhanced to make the high-frequency characteristic good

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭54—57969

Int. Cl.²
H 01 L 29/80
H 01 L 29/06

識別記号 匈日本分類

99(5) E 3

庁内整理番号 6603-5F 砂公開 昭和54年(1979) 5月10日

7514—5 F

発明の数 1 審査請求 未請求

(全 5 頁)

匈電界効果トランジスタ

②特

頭 昭52—124825

20出

願 昭52(1977)10月18日

⑩発 明 者 渡辺誠一

町田市つくし野3の2の10

⑦出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

⑩代 理 人 弁理士 伊藤貞

明 組 書

発明の名称 電界効果トランジスタ

特許請求の範囲

第1 導電型のチャンネルと、第2 導電型のゲート又はショットキー障整ゲートと、上記チャンネルと上記ゲートとの間に介存する実性又は高抵抗半導体層とを具備し、ゲート・ソース間電圧が零の時で上記半導体層が殆んど全チャンネル長に渡って空乏化されるようにした電界効果トランジスタ。

発明の詳細な説明

本発明は電界効果トランジスタに係わる。

電界効果トランジスタの高周放特性の良否を示すフィギュア・オブ・メリットはgm/Cig(但し、gm:相互コンダクタンス、Cg:入力容量)で与えられるが、溢常の被合ゲート歴、成いはショットキー障壁ゲート型の電界効果トランジスタは、このフィギュア・オブ・メリットが比較的小さく高周放特性が十分良好でないという欠点がある。

本発明は、高いフィギニア・オブ・メリットを

有し、高周波特性にすぐれた接合ゲート型、成い はショットキー障壁ゲート型電界効果トランジス タを提供せんとするものである。

先ず、本発明の特徴の理解を容易にするために、 前述した従来の接合ゲート型電界効果トランジス タの原理的構造を第1図を辞照して説明すると、 この場合、第1導電型、例えばN型のソース(1)と、 ドレイン(2)と、チャンネル(3)とが構成され、チャ ンネル(3)を規定すべく、例えばチャンネル(3)を挟 んでその上下両領に第2導電型、例えばP翼のゲート領域(4)が設けられて成る。

本発明においては、その原理的構造を第2回に示すように、第1導電型例えばN型のチャンネルのを規定するように、チャンネルのを挟んで上下 両側に真性又は高低統半導体層のを介して第2等電型、例えばP型のゲートはが設けられ、チャンネルのの両端に、これと同導電型のソースの分と、ドレイン的が設けられ、これらソースの分と・レインのとゲートはよりソース端子8、ドレイン端子の、ゲート端子のが導出される。

半導体層123はゲートG及びソース8間の印加電 圧が零の状態で、即ち、ゲートOSの接触電位によ つて、そのほぼ全チャンネル長Lに且つてチャン オル(11)に至る空芝層がゲート接合(16)(半導体層(18) とゲートはその間の姿合)から広がるような護度 で、過定される。また、テヤンネルQDの不純物過度 は、第1回に説明した従来構造のものに比し、格 段的に大に遺定される。

次に、このような原理的構造による本発明の電 界効果トランジスタの特性を、第1回に説明した 従来構造のものと比較するに、第2回において、 チャンネルODの厚さ方向の中心からゲート接合OD までの距離をaとし、チャンネル(I)の厚さ方向の 中心から半導体層位までの距離、即ちチャンネル (1)の半分の厚さをAとし、 a ≫ Aとする。そして テヤンネル長をLとし、チャンネルODの第2圏に かいて紙面と直交する方向のチャンネル幅を W_1 で与えられ、遮断局放数 ω_1 は、 とし、チャンネルODの不能物長皮をN1とする。 一方、第1回に示した従来構造において、テャン ネル(3)の厚さの半分をbとし、チャンネル長をL で与えられ、そして、フィギュア・オブ・メリッ

 $\omega_{T1} = \frac{gm_1}{Cg_1} = \frac{3q \, nN_1 \, h \, a}{2 \, \epsilon \, 1.^2} \qquad \cdots \qquad (6)$

となる。

一方、第1図の従来構造のものは、ピンチォフ 電E Vpo は、

$$V_{p0} = \frac{q N_0 b^2}{2 \ell} \qquad \cdots \qquad (7)$$

で与えられ、チャンネルの厚さ方向の最大電界 Emaxo H.

$$E_{\text{max}_0} = \frac{q N_0 b}{\epsilon} \qquad (8)$$

で与えられ、最大相互コンダクタンス gmo は、

$$gm_0 = \frac{2q \neq N_0 b W_0}{L} \qquad (9)$$

で与えられ、毎個入力容量 Cga は、

$$Cg_0 = \frac{6 \mathcal{E} L W_0}{b} \qquad \dots \qquad 00$$

で与えられ、趣断周波数ω。は、

$$\omega_0 = \frac{35 \, \mathrm{q} \, \mathrm{n} \, \mathrm{N}_0 \, \mathrm{b}^2}{27 \, \mathrm{f} \, \mathrm{L}^2} \qquad \dots \qquad \text{(1)}$$

特開 昭54~57969(2) とし、チャンネル幅をWo とし、チャンネル機度を No とする。そして、各チャンオルの移動度を A。

印加電界をもとする。この場合、本発明構造による もののピンチオフ電圧Vpiは、

$$V_{p1} = \frac{q N_1 h a}{\epsilon} \qquad (1)$$

で与えられ、チャンネルの厚さ方向の最大電界 Emax, は、

$$\mathbf{Emax_1} = \frac{\mathbf{q} \ \mathbf{N_1} \ \mathbf{h}}{\mathcal{E}} \qquad \dots \qquad (2)$$

で与えられ、最大相互コンダクタンス gm, は、

$$gm_1 = \frac{2q \times N_1 \times W_1}{L} \qquad (3)$$

で与えられ、等価入力容量 Cg1 は、

$$Cg_1 = \frac{4 EL W_1}{3 a} \qquad \cdots \qquad (4)$$

$$\omega_1 = \frac{3 \, q \, \mu \, N_1 \, b \, a}{4 \, \mathcal{E} L} \qquad \cdots \qquad (5)$$

で与えられる。そして、フィギュア・オブ・メリ ット oro は、

$$\omega_{T_0} = \frac{gm_0}{Cg_0} = \frac{q \times N_0 b^2}{2 \varepsilon L^2} \qquad \cdots \qquad 02$$

となる。

今、第2図の本発明による電界効果トランジス まと第1図の従来の電界効果トランツスまにおい て、 $a = \frac{b}{2}$ 、 $N_1 b = N_0 b$ 、 $W_0 = W_1$ に基定して、 両者のピンチオフ電圧 Vpi と Vpc が等しいとする と、本発明のものは従来のものの等価入力容量が 音倍となりフィギュア・オブ・メリットは号倍と なるので高聞放特性が可成り改善されることにな る。

次に本発明の一実施例を説明するに、その理解 を容易にするために第3回ないし第11回を参照 して詳細に説明するに、この例にかいては、先ナ 第3図に示すように、P型の十分高い不能物量度 を有する例えばシリコン半導体基体図を設け、と、 れの上に十分低い不納物機度の真性者しくは高抵 抗を有する例えばN型のシリコン半導体層のをエ

ビタキシャル成長する。

次いで第4回に示すように、半導体層のの表面に 8102 等の不純物拡散及びイオン注入の拡散マスクとなり得るマスク層四を形成する。 このマスク層四には最終的にチャンネルを形成すべき部分に対応する部分に、例えばフォトェッチングによって意開けを行ない再びこの窓内に他部に比し得い酸化物マスク層 (22m) を形成した構造となす。

そして、第5回に示すように、マスク層四の薄いマスク層(22m)を通じて選択的に半導体層別の基体四と接する一部にイオン注入によつてP型の不純物をドーブし埋込み領域四を選択的に形成する。

次に、第6回に示すように、マスク四に対してフォトエッチングによつてイオン注入窓として用いたマスク層(22a)の一個に拡散窓(22b)を穿扱する。

第7回に示すように、この窓(22b)を通じて基 体例と同導電型を有するN型の不純物を高級度に 選択的に拡散し領域別を形成する。

て領域30を形成する。

そして、個象236、231及び300上に失々ソース電極 (SI)、ドレイン電板(SD)及びゲート電板(SD)をオーミツ クに被着し、ソース端子S、ドレイン端子D及び ゲート端子Gを導出する。とのようにすれば、第 2 図に説明した原理的構造に対応する構造を有す る本発明による電界効果トランジスタが構成され る。即ち、第11図にかいて第2図と対応する部 分には同一符号を付して示すように、質其四によ つてチャンネル(1)が構成され、その上下両偏には 高抵抗若しくは真性の半導体層の及び切を介して 領域のと、坦込み領域四及び基体例とよりなる夫 ★上部ゲート及び下部ゲートGBが形成され、チャ ンネル[1]即ち領域四の両端に、領域24及び四より なるソース領域Oigと、領域四より成るドレイン領 **域似とが形成された電界効果トランジスタが得ら** れる。尚、この構成において、ソース領域OAに領 ·坡口を設けたものにかいては、ソース何の最度が 十分高くなり、且つその厚みが大となることによ つてソース側の寄生抵抗を被少させることができ

更に、第8図に示すように、マスク層図の領域 24上を含んで埋込み領域図上と、更にこれの上の 領域とは反对領の部分上を含んで拡散感(22c)を

第9回に示すように、窓(22c)を通じて選択的に基体例とは異なる導電型のN型の不純物を選択的に拡散して領域図と一個が遅なる領域図を形成する。

次に、第10回に示すように、マスク四を除去し半導体層四と同様の十分低い不純物優度の其性若しくは高抵抗の半導体層四をエピタキシャル成長し、これの上に拡散マスク層の例えば SiO2 層を形成する。

第11回に示すように、マスク層のに選択的に 拡散窓を穿扱して領域の上と、領域のの領域はと 対向する例とは反対領の最都上とに、央々領域の 及び四と同等電型の高値度領域の及び四を選択的 に形成する。又、マスク層のの担込み領域のと対 向する部分上に拡散窓を穿設し、この窓を通じて 組込み領域のと同等電型のP型の不純物を拡散し

るものである。

• • •

穿股する。

又、上述した例にかいては、組込み領域的をイオン注入によつて形成した場合であるが、ある場合は、半導体層ののエピタキシャルに先立つて近くので超しかくことによつて形成することをできるした。 半導体層のエピタキシャル層を2層に形成して 半導体層のエピタキシャル層を2層に形成して 半導体層のエピタキシャル層を3層に拡散若した下 間のエピタキシャル層に選択的に拡散若したドイナン注入等によつて形成するなど種々の変更を採り得ることは明らかである。

第12回は、本発明による電界効果トランジスタの他の例を示するので、この場合においては、高抵抗若しくは其性の半導体基体値上にチャンネル領域(I)を形成する半導体層(I)をエピタキシャル成長し、これの上に高抵抗若しくは其性半導体層(I)を形成する半導体層(I)をエピタキシャル成長し、この半導体層(I)を開始をエピタキシャル成長し、この半導体層(I)を形成の高級度のソース領域(I)を形成し、両領域 43 (14) 及び 44 (15) 間の半

特別 7754-57969(4)

等体層以上に選択的にP型の不純物を拡散してゲート領域以となる拡散階級を形成した場合である。

又、上述した各例においては、ゲートがチャンオル領域と異なる領域の例えば拡散領域にあるでいる。 が成した所謂を合型ゲートの解放を採つた場合であるが、これらゲートをショットキーゲートである。 第13回は、とので第12回に対応するには、第12回に対応するには同一符号を付して重複説明を省略する。

尚、上述した例においては半導体がシリコンよりなる場合について説明したが他の半導体材料、例えばガリウムー砒素等の金属間化合物半導体による電界効果トランジスタに本発明を適用して同様に、より高い高周波特性の改善を図ることができる。

尚、上述した例は、Nチャンネル型の電界効果 トランジスタに本発明を適用した場合であるが、 Pチャンネル型構成となすこともできることは明 図面の簡単な説明

らかであろう。

第1図は従来の電界効果トランジスタの原理的構造を示す断面図、第2図は本発明による電界効果トランジスタの原理的構造を示す拡大断面図、第3図ないし第11図は本発明による電界効果トランジスタの一実施例の各製造工程図、第12図及び第13図は夫々本発明による電界効果トランジスタの他の例の拡大断面図である。

(11) はテヤンネル、(2) は高抵抗若しくは真性半導体、(13) はゲート、(14) はソース、(15) はドレィンである。

代理人伊藤 貞



